In molte situazioni, è necessario modellare i collegamenti tra diverse entità di classificazione. Questo aspetto è modellato in forma completamente generale dalla classe Inter Part Link. Essa consente di stabilire collegamenti completamente astratti tra istanze di classi diverse e non è limitata a una parte. Un esempio potrebbe essere un armadio di controllo con vari terminali collegati tra loro da cavi. In questo esempio, le informazioni di connessione descrivono il cablaggio fisico in modo astratto come una connessione logica.
Figura 5.1068. Rappresentazione schematica di un cavo del sensore (connettore - cavo - connettore) - In generale, i due connettori e il cavo saranno progetti separati. Il sistema non è limitato in questo senso.
La rappresentazione schematica nell'immagine precedente non è favorevole ai nostri scopi. Pertanto, esamineremo l'esempio in una rappresentazione logica. (Analoga ai diagrammi dei circuiti).
In questa rappresentazione logica, le proprietà individuali dei singoli progetti, come lunghezza, dimensioni, larghezza e peso, sono irrilevanti. In questo contesto, solo le informazioni sulla connessione sono decisive, come dimostra la seguente illustrazione.
Al massimo livello di astrazione, la situazione si riduce alla seguente tabella.
Spillo nella Parte 1 | Collegamento al filo (lato sinistro) | Collegamento del filo (lato destro) | Spillo nella Parte 2 | |
1 | 1 | Cavi | 1 | 3 |
2 | 2 | 2 | 2 | |
3 | 3 | 3 | 1 |
A questo livello opera la classe CNS CNSELEK|5|7 (Collegamenti tra parti ). Questa classe consente di stabilire connessioni tra istanze di classi generali a un livello astratto (due nodi [vertice]). Si noti che nell'esempio precedente, i singoli pin sono istanze della classe CNS_CP|4|3 (connessione elettrica); i fili del cavo sono istanze della classe CNSELEK|8|2|2 (filo del cavo). Per questo motivo, la tabella precedente contiene 6 connessioni. Vale a dire un collegamento dai pin della parte 1 al lato sinistro del nucleo e un collegamento dal lato destro del nucleo ai pin della parte 2.
Le informazioni sull'appartenenza di una singola istanza di classe sono fornite dagli "alias" (identificatori univoci). È possibile visualizzarli, ad esempio, nel PARTdataManager, nella finestra di dialogo Struttura dell'assieme [Assembly structure].
Nel caso di esempio: la parte 1 ha l'alias "PLUG1", il cavo ha l'alias "PART02" e la seconda spina ha l'alias "PLUG2". Con questi "ingredienti", possiamo già modellare questa situazione.
La classe CNSELEK|5|7 (Inter Part Link ) ha le seguenti caratteristiche:
Vertice 1 ID membro ASM: localizza la parte (1) della connessione in uscita tramite l'alias corrispondente.
Vertice 1 Istanza di classe: localizza l'istanza di classe corrispondente nella parte (1).
Vertex 2 ASM Member ID: localizza la parte (2) della connessione in entrata tramite l'alias corrispondente.
Vertice 2 Istanza di classe: localizza l'istanza di classe corrispondente nella parte (2).
Per gli attributi Vertex Class Instance e Vertex Asm Member ID si utilizza un concetto analogo a quello di XML X-Path (in questo caso il simbolo del tubo al posto di "/"). In primo luogo per localizzare la parte nell'assieme e poi per definire l'istanza della classe corrispondente nella parte. L'unico punto importante è che l'oggetto radice (assieme) è localizzato tramite l'alias implicito "root". I dati della tabella assumono la forma seguente:
Otto righe descrivono un collegamento completo di un pin del connettore 1 con un pin del connettore 2 attraverso un filo di un cavo.
Lo schema presentato non è limitato a sistemi come plug-cable-plug, ma può descrivere qualsiasi connessione tra istanze di classi in parti diverse. Il significato di tali costrutti dipende dal caso specifico e non è inizialmente definito dalla classe Inter Part Links.
Nota: è anche possibile, ad esempio, collegare un'istanza di classe che "vive" nell'assieme stesso a un'istanza di classe di una parte:
I sottocircuiti seguono direttamente la procedura generale descritta sopra. Tuttavia, per creare un sottocircuito esplicito, la classe CNSELEK|1, con la caratteristica Override Component Type, deve essere scritta con il valore "SubCircuit" a livello di assieme. Ciò richiede una modellazione coerente dei collegamenti tra le parti.